摩尔定律的延伸受到物理极限、巨额资金投入等多重压力，急迫须要别开路子推动技能进步。而通过前辈封装可以相对轻松地实现芯片的高密度集成、体积的微型化和更低的本钱，这使得台积电、英特尔、三星，以及紧张封测代工厂商(OSAT)都对前辈封装给予了高度重视，纷纭布局发展这方面的能力。在此情形下，近年来前辈封装技能不断演进，家当型态也展现出一些新的特色。
厂商重点布局前辈封装
随着摩尔定律面临诸多瓶颈、前辈工艺逼近物理极限，业界普遍认为，前辈封装会成为下一阶段半导体技能的主要发展方向。台积电、英特尔、三星三大半导体龙头企业均提早布局前辈封装技能。
在近日召开的线上技能研讨会中，台积电副总裁余振华分享了台积电在前辈封装上的一些发展现状和未来方案。余振华强调，台积电将SoIC、CoWoS、InFO-R、CoW、WoW等前辈封装技能平台加以整合，统一命名为“TSMC 3DFabric”。此平台将供应芯片连接办理方案，知足用户在整合数字芯片、高带宽存储芯片及分外工艺芯片方面的需求。台积电认为，芯片在2D层面的微缩已不能知足异构集成的需求，3D才是未来提升系统效能、缩小芯片面积、整合不同功能的发展趋势。
英特尔也在日前举办的架构日活动上先容了新的前辈封装技能——“稠浊结合(Hybrid bonding)”。当前，多数封装技能采取“热压结合(thermocompression bonding)”，而“稠浊结合”能够实现10微米及以下的凸点间距，较Fovreros封装的25~50微米凸点间距有了明显提升，并且优化芯片的互连密度、带宽和功率表现，进一步提升芯片系统的打算效能。利用“稠浊结合”技能的测试芯片已在2020年第二季度流片。
专业封测代工(OSAT)厂商对前辈封装同样极为重视。长电科技技能市场副总裁包旭升在接管采访时表示：“目前我们重点发展几种类型的前辈封装技能。首先是系统级封装(SiP)，随着5G的支配加快，这类封装技能的运用范围将越来越广泛。其次是运用于Chiplet SiP的2.5D/3D封装，以及晶圆级封装，并且利用晶圆级技能在射频特性上的上风推进扇出型(Fan-Out)封装。此外，我们也在开拓部分运用于汽车电子和大数据存储等发展较快的热门封装类型。”
事实上，海内三大封测公司均在加大前辈封装上的投入力度。财报中，长电科技表示2020年下半年将连续深化总部功能整合，加大前辈封装工艺及产品的研发投入，积极搭培植计做事新业务平台，不断强化长电科技核心竞争力并在工厂端落实。
华天科技2020年上半年在前辈封装方面的研发用度达2亿元，同比增长15.41%，占业务收入比例为5.4%。
2020年上半年，通富微电在2D、2.5D封装技能研发上取得打破，Si Bridge封装技能研发拓展，Low-power DDR、DDP封装技能研发取得打破。
总之，在市场需求的增长下，越来越多前辈封装技能被开拓出来，前辈封装的市场占比将会进一步扩大。
统计数据显示，从2017年到2023年，全体半导体封装市场的营收将以5.2%的复合年增长率增长，而前辈封装市场将以7%的复合年增长率增长，市场规模到2023年将增长至390亿美元。另一方面，传统封装市场的复合年增长率则低于3.3%。
前辈封装技能持续演进
传统上，封装的目的是将切割好的芯片进行固定、引线和塑封保护。但随着半导体技能的发展，越来越多前道工艺须要完成的步骤被引入后道工艺当中，两者的界线变得越来越模糊。随之而来的是，越来越多超越传统封装理念的前辈封装技能被提出。
据包旭升先容，前辈封装紧张涉及芯片厚度减小、尺寸增大及其对封装集成敏感度的提高，基板线宽距和厚度的减小，互联高度和中央距的减小，引脚中央距的减小，封装体构造的繁芜度和集成度提高，以及终极封装体的小型化发展、功能的提升和系统化程度的提高。
前辈封装的关键工艺涉及芯片互联(WB/打线、FC/倒装、RDL/重布线、TSV/硅穿孔、DBI等)和基板(金属框架、陶瓷基板、有机基板、RDL stack/重布线堆叠、异构基板、转接基板等)，芯片、器件的保护与散热(塑封、空腔、FcBGA和裸芯片/WLCSP等)，以及不同引脚形式(Lead、Non-lead、BGA等)的结合。
SiP是当前运用最为广泛的前辈封装技能之一，是前辈封装中带有系统功能的多芯片与器件的一种封装形式的总称。SiP可以将一颗或多颗芯片及被动元件整合在一个封装模块当中，从而实现具有完全功能的电路集成。这种封装办法可以降落本钱，缩短上市韶光，同时战胜了芯片系统集成过程中面临的工艺兼容、旗子暗记稠浊、噪声滋扰、电磁滋扰等难题。
随着前辈封装技能的发展，一种“小芯片(Chiplet)”的发展理念又被提出，成为当前封装领域最热门的话题之一。包旭升认为，Chiplet实在也可以算是一种SiP技能，是系统级芯片(SoC)中IP模块的芯片化。其紧张目的是为了提高良率和降落本钱，同时提高设计的灵巧度，缩短设计周期。一样平常来说，一颗SoC芯片中会包含许多不同的IP模块，随着芯片制造工艺已经演进到7/5nm，但并不是所有IP模块都须要做到7/5nm，把一些IP模块单独拿出来，做成一个标准化功能的小芯片，这个就可以称为Chiplet。它相称于一个标准化的元件，当这个单独的标准化元件制造完成之后，可以再和其他的功能模块，如存储芯片、运用场置器等封装在一起，做成一个SiP模块，实行繁芜的功能。
对此，半导体专家莫大康指出，人们在不断探索采取多芯片异构集成的办法，把一颗繁芜的芯片分解成多少个子系统，个中一些子系统可以实现标准化，然后就像IP核一样把它们封装在一起。Chiplet或许将成为未来芯片制造当中一个主要的发展方向。
家当构造竞合中发展
除了技能上的演进，前辈封装的发展对半导体家当构造也在产生新的影响。技能大会上，台积电表示，其封装平台“3DFabric”划分为两个部分，“前端”封装技能和“后端”封装技能。
按照台积电定义，诸如CoW(chip-on-wafer)和WoW(wafer-on-wafer)等前端芯片堆叠技能统称为“SoIC”，即集成芯片系统(System of Integrated Chips)。这些技能的目标是在前道工艺部分，即将硅片堆叠在一起。而后端芯片3D封装包括InFo(Intergrated Fan-Out)和COWoS(Chipon Wafer on Substrate)等技能，它们可以在后道工艺中实现不同异质芯片的3D堆叠。
在传统封装技能向前辈封装演进的过程中，就有人提出“中道工艺”的观点，使传统上前段晶圆制造工艺与后段封装工艺的边界逐渐模糊。随着台积电将前辈封装进一步划分为“前端”封装技能和“后端”封装技能，晶圆制造与封装的边界将进一步被冲破，对付原有设计、制造、封测的家当构造将产生新的影响。
莫大康指出，将来很难清楚划分前段晶圆制造工艺与后段封装。比如Chiplet便是一种单元库，谁有须要谁就可以调用。对付从业者来说，晶圆厂也在做封装。如果我们的封装厂只勾留在封装阶段，不懂晶制造、不懂设计，恐怕封装也很难搞好，将无法适宜未来的竞争形势。
包旭升也认同这样的发展趋势。“2.5D和3D封装中涉及到许多技能，实际上是前段工艺的一种延续，而晶圆厂在前段环节是有技能上风的，比如硅转接板(Si TSV Interposer)封装、3D微凸块micro-bumps，或者晶圆的Wafer to Wafer高密度连接。而我们后道封装厂商的上风在于异质异构的集成。晶圆厂在2.5D和3D技能领域的开拓，对我们确实有一定影响，由于他们能够利用自身上风，在中道晶圆级环节延续竞争力。但是作为封装厂，我们也有在2.5D和3D后道封装领域的履历积累和技能壁垒。其余，从供应链角度考虑，很多客户还是期待专业化的分工，希望晶圆厂专注做好芯片，封装再单独找其他厂商来做。”包旭升说。
未来，随着技能的发展，制造与封装的竞合关系也在不断演进当中。
免责声明：本文由作者原创。文章内容系作者个人不雅观点，半导体行业不雅观察转载仅为了传达一种不同的不雅观点，不代表半导体行业不雅观察对该不雅观点赞许或支持，如果有任何异议，欢迎联系半导体行业不雅观察。
本日是《半导体行业不雅观察》为您分享的第2427期内容，欢迎关注。
IC设计｜蓝牙｜5G｜封装｜博通｜台积电｜中芯国际｜EDA
