首页 » 智能 » CML、PECL 及LVDS电平_暗记_旗子

CML、PECL 及LVDS电平_暗记_旗子

神尊大人 2024-11-29 13:15:42 0

扫一扫用手机浏览

文章目录 [+]

越主要。
低功耗及精良的噪声性能是要办理的紧张问题。
芯片间互连常日有三种接口:PECL

(Positive Emitter-Coupled Logic)、LVDS(Low-Voltage Differential Signals)、CML

CML、PECL 及LVDS电平_暗记_旗子 智能

(Current Mode Logic)。
在设计高速数字系统时,人们常会碰着不同接口标准IC 芯片间的

连接,为办理这一问题,我们首先须要理解每一种接口标准的输入输出电路构造,由此可以

知道如何进行直流偏置,接什么样的负载。

1. PECL接口

PEL 是有ECL标准发展而来,在PECL电路中省去了负电源,较ECL 电路更方便利用。
PECL

旗子暗记的摆幅相对ECL 要小,这使得该逻辑更适宜于高速数据的串性或并行连接。
PECL 标准最

初有MOTOROLA 公司提出,经由很长一段韶光才在电子工业界推广开。

1.1. PECL接口输出构造

PECL 电路的输出构造如图1 所示,包含一个差分对和一对射随器。
输出射随器事情在正

电源范围内,其电流始终存在,这样有利于提高开关速率。
标准的输出负载是接50Ω至VCC-2V的电平上,如图1 中所示,在这种负载条件下,OUT+与OUT-的静态电平范例值为VCC-1.3V,OUT+与OUT-输出电流为14mA。
PECL 构造的输出阻抗很低,范例值为4~ 5 Ω,这表明它有很强的驱动能力,但当负载与PECL 的输出端之间有一段传输线时,低的阻抗造成的失落配将导致旗子暗记时域波形的振铃征象。

图1. PECL输出构造

1.2. PECL接口输入构造

PECL 输入构造如图2 所示,它是一个具有高输入阻抗的差分对。
该差分对共模输入电压

需偏置到VCC-1.3V,这样许可的输入旗子暗记电平动态最大。
MAXIM 公司的PECL 接口有两种形式的输入构造,一种是在芯片上已加有偏置电路,如MAX3867、MAX3675,另一种则须要外加直流偏置。

图2. PECL输入电路构造

表一中给出了MAXIM 公司PECL 接口输入输出的详细电气指标。

表格1. PECL输入输出指标

在5V和3.3V供电系统中,PECL接口均适用,3.3V供电系统中的PECL常被称作低压PECL,

简写为LVPECL。
在利用PECL 电路时要把稳加电源去耦电路,以免受噪声的滋扰,同时输出采取互换还是直流耦合对负载网络的形式将会提出不同的需求。

2. CML 接口

CML 是所有高速数据接口形式中最大略的一种,它的输入与输出是匹配好的,从而减少

了外围器件,也更适宜于在高的频段事情。
它所供应的旗子暗记摆幅较小,从而功耗更低。

2.1. CML接口输出构造

CML 接口的输出电路形式是一个差分对,该差分对的集电极电阻为50Ω,如图3 中所示,

输出旗子暗记的高低电平切换是靠共发射极差分对的开关掌握的,差分对的发射极到地的恒流源

范例值为16mA,假定CML 输出负载为一50Ω上拉电阻,则单端CML 输出旗子暗记的摆幅为

Vcc~Vcc-0.4V。
在这种情形下,差分输出旗子暗记摆幅为800mV,共模电压为Vcc-0.2V。
若CML输出采取互换耦合至50Ω负载,这时的直流阻抗有集电极电阻决定,为50Ω,CML 输出共模电压变为Vcc-0.4V,差分旗子暗记摆幅仍为800mV。
在互换和直流耦合情形下输出波形见图4。

图3. CML 输出构造

图4. CML在不同负载时的输出波形

2.2. CML接口输入构造

CML 输入构造有几个主要特点,这也使它在高速数据传输中成为常用的办法,如图5 所

示,MAXIM 公司的CML 输入阻抗为50Ω,随意马虎利用。
输入晶体管作为射随器,后面驱动一差分放大器。

图5. CML输入电路构造

表格2. CML输入和输出参数

3. LVDS接口

LVDS 用于低压差分旗子暗记点到点的传输,该办法有三大优点,从而使得它更具有吸引力。

A) LVDS 传输的旗子暗记摆幅小,从而功耗低,一样平常差分线上电流不超过4mA,负载阻抗为100Ω。
这一特色使它适宜做并行数据传输。
B) LVDS 旗子暗记摆幅小,从而使得该构造可以在2.4V 的低电压下事情。
C) LVDS 输入单端旗子暗记电压可以从0V 到2.4V 变革,单端旗子暗记摆幅为400mV,这样许可输入共模电压从0.2V 到2.2V范围内变革,也便是说LVDS 许可收发两端地电势有±1V的落差。

3.1. LVDS接口输出构造

MAXIM 公司LVDS 输出构造在低功耗和速率方面做了优化,电路如图6 所示。
电路差分输

出阻抗为100Ω,表三列出了其他一些指标。

图6. LVDS输出构造

3.2. LVDS接口输入构造

LVDS 输入构造如图7 所示,输入差分阻抗为100Ω,为适应共模电压宽范围内的变革,

输入级还包括一个自动电平调度电路,该电路将共模电压调度为一固定值,该电路后面是一

个SCHMITT触发器。
SCHMITT 触发器为防止不稳定,设计有一定的回滞特性,SCHIMTT 后级是差分放大器。

图7. LVDS输入构造

表三总结了MAXIM公司LVDS输入与输出技能 指标

表格3. LVDS输入与输出参数

1

标签:

相关文章