当SHA合营ADC利用时（外置或内置），SHA性能对该组合的整体动态性能至关主要，在确定系统的SFDR、SNR等参数方面起着重要浸染。
虽然本日的SHA功能已经集成到采样ADC中，但理解其基本事情事理对付理解ADC动态性能十分主要。
当采样保持器处于采样（或跟踪）模式时，输出跟随输入而变革，二者之间仅存在很小的电压偏差。但也有输出在采样模式下不完备跟随输入的SHA，其输出仅在保持期间是精确的（如AD684、AD781和AD783）。本文不考虑这种情形。严格来说，具有良好跟踪性能的采样保持器应被称为跟踪保持电路，但在实际运用中，这些术语可以互换利用。
SHA的最常见运用是在数据转换期间将ADC的输入保持为恒定值。对付许多（但不是全部）类型的ADC，为避免转换过程被毁坏，转换期间输入的变革不得大于1 LSB，这就对此类ADC设置了非常低的输入频率限值，或者哀求采取SHA以保持每次转换期间的输入不变。
回顾历史，一个有趣的事实是：A. H. Reeves在其著名的PCM专利（1939，参考文献1）中描述了一个5位6 kSPS计数ADC，仿照输入旗子暗记直接驱动一个真空管脉宽调制器(PWM)，采样功能集成于PWM中。贝尔实验室随后对PCM进行了研究，引入了电子束编码器管和逐次逼近型ADC；参考文献2 (1948)描述了一个基于脉冲变压器驱动电路的配套50 kSPS真空管采样保持电路。
在1950年代后期和1960年代早期，随着晶体管取代真空管，人们更加关注ADC所用的采样保持电路。1964年，贝尔实验室的Gray和Kitsopolos揭橥了最早对固态采样保持器产生的偏差进行剖析的文章之一（参考文献3）。贝尔实验室的Edson和Henning描述了在一个224 Mbps PCM系统上进行实验的结果，该系统包括一个9位ADC和一个配套的12 MSPS采样保持器。参考文献4、5和6是1960年代和1970年代早期采样保持电路研究成果的代表之作。
1969年，ADI公司新收购的Pastoriza部门率先推出商用采样保持器SHA1和SHA2。电路在PC板上实现，SHA1的0.01%采集韶光为2 μs，功耗0.9 W，本钱约为$225；SHA2速率更快，0.01%采集韶光为200 ns，功耗1.7 W，本钱约为$400。两款器件专门合营同样在PC板上实现的12位逐次逼近型ADC事情。
模块化和稠浊技能迅速淘汰了PC板采样保持器，而随着IC ADC的上市，如工业标准AD574等，对采样保持器的需求渐增。上世纪70年代和80年代早期，系统设计师购买独立的采样保持器来驱动此类ADC是相称普遍的征象，由于当时的工艺技能还无法将它们集成在同一芯片上。IC SHA，如AD582（0.01%采集韶光为4 μs）、AD583（0.01%采集韶光为6 μs）和AD585（14位精度的采集韶光为3 μs）等，做事于上世纪70年代和80年代的低速市场。
稠浊SHA，如HTS-0025（0.1%采集韶光为25 ns）、HTC-0300（0.01%采集韶光为200 ns）和AD386（16位精度的采集韶光为25 μs）等，则做事于高速高端市场。到1995年，ADI公司针对各种运用推出了大约20款采样保持产品，包括下列高速IC：AD9100/AD9101（0.01%采集韶光为10 ns）、AD684（四通道、0.01%采集韶光为1 μs）和AD783（0.01%采集韶光为250 ns）。
然而，同期间的ADC技能迅猛发展，许多ADC都已内置SHA（即采样ADC），因而更随意马虎指定，当然也更随意马虎利用。新工艺的开拓，包括高速互补双极性工艺和前辈的CMOS工艺，使得集成SHA功能成为可能。事实上，现在（2003年）采样ADC已经非常遍及并大受欢迎，很少有人须要独立的SHA。
除了尺寸更小、本钱更低和外部元件更少等明显的上风以外，采样ADC还有一个主要上风，那便是整体直流和互换性能已完备明确，设计职员不必像对待分立ADC与分立SHA的组合那样须要确保不存在规格、接口或时序问题。当考虑SFDR和SNR等动态特性时，这一上风尤为名贵。
SHA绝大部分时候是与ADC一起利用，但偶尔也会用于DAC限变器、峰值检波器、仿照延迟电路、同步采样系统和数据分配系统。
SHA基本事情事理
无论SHA的电路细节或类型如何，所有此类器件都包括四个紧张部分：输入放大器、能量存储元件（电容）、输出缓冲器和开关电路，如图1的范例配置所示。
图1：基本采样保持电路
SHA的核心——能量存储元件是电容。输入放大器缓冲输入，向旗子暗记源供应高阻抗，并供应电流增益来给保持电容充电。在跟踪模式下，保持电容上的电压跟随（或跟踪）输入旗子暗记（有一定的延迟和带脱期制）。在保持模式下，开关断开，电容保持与输入缓冲器断开连接之前的电压。输出缓冲器向保持电容供应高阻抗，防止保持电压过早放电。开关电路及其驱动器构成SHA交替处于跟踪和保持模式的切换机制。
描述SHA基本操作的规格有四组：跟踪模式、跟踪转保持、保持模式、保持转跟踪。图2总结了这些规格，图3以图解办法显示了SHA的一些偏差源。由于每种模式同时涉及到直流和互换性能，因此要精确指定SHA并理解其在系统中的操作是一件很繁芜的事情。
图2：采样保持器规格
图3：采样保持器的一些偏差源
跟踪模式规格
在采样（或跟踪）模式下，SHA只是一个放大器，因此这种模式下的静态和动态特性与任何其它放大器相似。（在跟踪模式下性能低落的SHA一样平常仅指定保持模式下的特性。）跟踪模式下的紧张规格包括：失落调、增益、非线性、带宽、压摆率、建立韶光、失落真和噪声。然而，失落真和噪声在跟踪模式下一样平常不如在保持模式下主要。
跟踪转保持模式规格
当SHA从跟踪切换到保持时，由于开关的非空想特性，一样平常会有少量电荷开释在保持电容上。这会导致保持模式直流失落调电压，称为基底偏差，如图4所示。如果SHA驱动ADC，基底偏差表现为直流失落调电压，可以通过系统校准予以肃清。如果基底偏差与输入旗子暗记电平干系，则由此产生的非线性会增加保持模式下的失落真。
通过提高保持电容的值，相应地延长采集韶光并降落带宽和压摆率，可以减小基底偏差。
从跟踪切换到保持会产生瞬变，SHA输出建立到额定偏差带范围以内所需的韶光称为保持模式建立韶光。偶尔也会规定开关瞬变的峰值幅度。
图4：跟踪转保持模式的基底、瞬变和建立韶光偏差
在SHA的技能规格中，随意马虎误解、常常滥用的可能是那些包含孔径的规格。SHA最基本的动态特性是它能够快速断开保持电容与输入缓冲放大器的连接，这一动作所需的极短（但非零）韶光间隔称为孔径韶光。SHA内部时序的各种干系量如图5所示。
图5：解释内部时序的SHA电路
此间隔结束时保持电压的实际值取决于输入旗子暗记和开关操作本身引入的偏差。图6显示对一个任意斜率的输入旗子暗记运用保持命令时的情形（为清楚起见，忽略采样转保持基底和开关瞬变）。终极保持的值是输入旗子暗记的延迟版本，并且是开关孔径韶光范围内的均匀值，如图6所示。该一阶模型假设，保持电容上的终极电压值约即是运用于开关的旗子暗记在开关从低阻抗变为高阻抗的韶光间隔(ta)内的均匀值。
图6：SHA波形
该模型显示，开关断开所需的有限韶光(ta)相称于在驱动SHA的采样时钟中引入一个小延迟。此延迟为常数，可以是正值，也可以是负值，称它为有效孔径延迟韶光、孔径延迟韶光或孔径延迟(te)，定义为前端缓冲器的仿照传播延迟(tda)与开关驱动器数字延迟(tdd)的韶光差加上孔径韶光的一半(ta/2)。有效孔径延迟韶光常日为正值，但如果孔径韶光的一半(ta/2)与开关数字延迟(tdd)之和小于通过输入缓冲器的传播延迟(tda)，则它也可以是负值。因此，孔径延迟规格确定了输入旗子暗记相对付采样时钟沿的实际采样韶光。
孔径延迟韶光可以通过如下方法来丈量：对SHA运用一个双极性正弦波旗子暗记，然后调度同步采样时钟延迟韶光，使得SHA的输出在保持期间为0，输入采样时钟沿与输入正弦波实际零交越点之间的相对延迟即为孔径延迟韶光，如图7所示。
图7：有效孔径延迟韶光
孔径延迟不产生偏差，但会在采样时钟输入或仿照输入（取决于其符号）中起固定延迟浸染。如果孔径延迟中存在样本间变革（孔径抖动），则会产生相应的电压偏差，如图8所示。在开关断开的时候，这种样本间变革称为孔径不愿定性或孔径抖动，常日用均方根皮秒(ps rms)来衡量。相应输出偏差的幅度与仿照输入的变革速率有关。针对既定的孔径抖动值，孔径抖动偏差随着输入dv/dt提高而提高。
图8：孔径或采样时钟抖动对SHA输出的影响
丈量SHA的孔径抖动偏差须要无抖动的采样时钟和仿照输入旗子暗记源，由于这些旗子暗记上的抖动无法与SHA孔径抖动本身差异开来，抖动的影响是相同的。事实上，系统中的最大时序抖动偏差源每每在SHA（或采样ADC）之外，由于高噪声或不稳定的时钟、旗子暗记布线不当以及没有采取良好的接地和去耦技能而导致。SHA孔径抖动一样平常小于50 ps rms，高速器件则小于5 ps rms。关于丈量ADC孔径抖动的详细解释，请参阅参考文献11的第5章。
图9显示了总采样时钟抖动对数据采样系统信噪比(SNR)的影响。总均方根抖动由多个部分组成，实际SHA孔径抖动常常是最不主要的一个部分。
图9：采样时钟抖动对SNR的影响
保持模式规格
在保持模式下，保持电容、开关和输出放大器的毛病会引起偏差。如果有泄电流流入或流出保持电容，电容会缓慢充电或放电，其电压将发生图10所示的变革，这种效应称为SHA输出电压低落，用V/µs表示。压降可能由腌臜PC板的泄露（利用外部电容时）或易泄露的电容引起，但最常见的缘故原由是半导体开关的泄电流和输出缓冲放大器的偏置电流。可以接管的压降值是：在它驱动的ADC转换期间，SHA的输出变革幅度不超过½ LSB；但该值高度依赖于ADC架构。如果压降是由反偏结（CMOS开关或FET放大器栅极）的泄电流引起，则芯片温度每升高10°C，它就会提高一倍，这意味着从+25°C到+125°C，压降会提高1000倍。
通过提高保持电容的值可以降落压降，但这也会延长采集韶光并降落跟踪模式下的带宽。在作为ADC一部分的当代IC采样保持电路中，常常利用差分技能来减小压降效应。
图10：保持模式压降
当SHA利用小保持电容时，纵然很小的泄电流也可能引起严重的压降。PCB的泄电流可以通过奥妙地利用保护环而最小化。保护环是一个由导体构成的环，它包围一个敏感节点并处于等电位。由于其间没有电压，因此不会有泄电流流动。在同相应用中，如图11所示，必须将保护环驱动到精确的电位，但虚地上的保护环可以处于实际的地电位（图12）。PCB材料的表面电阻远低于其体电阻，因此PCB两端必须都放上保护环；在多层板上，所有层都应该有保护环。
图11：用与保持电容相同的电压驱动防护罩以降落电路板泄露
图12：在虚地SHA设计上利用防护罩
SHA保持电容的泄露必须很低，但还有一个特性也同样主要，这便是“低电介质接管”。如果一个电容充电、放电然后开路，它会规复一些电荷，如图13所示。这种征象称为“电介质接管”，它会导致上一个样本的残余部分污染新样本，并且可能引入数十乃至数百mV的随机偏差，因此可能会使SHA的性能严重降落。
图13：电介质接管
不同的电容材料具有不同的电介质接管量，电介质电容最糟糕（泄露也很高），某些高K陶瓷电容也很差，但云母、聚苯乙烯和聚丙烯电容一样平常较好。遗憾的是，产品批次不同，电介质接管也会有所不同，有时连聚苯乙烯和聚丙烯电容也可能受批次影响。因此，购买用于SHA运用的电容时，增加30-50%的预算是明智的，并且应该购买制造商担保它具有低电介质接管的器件，而不是购买一样平常认为它具有这种特性的某类电容。
SHA的杂散电容可能会让少量互换输入在保持期间耦合到输出，这种效应称为馈通，取决于输入频率和幅度。如果馈通到SHA输出的旗子暗记幅度大于½ LSB，ADC就会发生转换缺点。
许多SHA中，失落真仅在跟踪模式下规定。跟踪模式失落真常常远优于保持模式失落真。跟踪模式失落真不包括开关网络引起的非线性，当驱动ADC时，可能无法反响SHA的性能。当代SHA，特殊是高速SHA，常日规定两种模式下的失落真。跟踪模式失落真可以利用仿照频谱剖析仪丈量，但保持模式失落真应该利用图14所示的数字技能进行丈量。将一个频谱纯净的正弦波运用于SHA，一个低失落真高速ADC在保持韶光快要结束时对SHA输出进行数字化。然后对ADC输出实行FFT剖析，并打算失落真身分。
图14：丈量保持模式失落真
在跟踪模式下，SHA噪声的规定和丈量与放大器相似。峰峰值保持模式噪声利用示波器丈量，然后除以6.6转换成均方根值。保持模式噪声可以用频谱密度(nV/√Hz)来表示，或者用额定带宽内的均方根值来表示。除非另有解释，保持模式噪声必须与跟踪模式噪声合并以得出总输出噪声。有些SHA规定的是总输出保持模式噪声，个中包括跟踪模式噪声。
保持转跟踪模式规格
当SHA从保持切换到跟踪时，它必须重新获取输入旗子暗记（输入旗子暗记在保持模式期间可能已经发生满量程跃迁）。获取韶光是指SHA从保持切换到跟踪时，重新获取信号并达到目标精度所需的韶光间隔。该韶光间隔开始于采样时钟沿的50%点，结束于SHA输出电压落在额定偏差带以内时（常日规定0.1%和0.01%韶光）。某些SHA还规定相对付保持电容电压的获取韶光，而忽略输出缓冲器的延迟和建立韶光。保持电容获取韶光规格适用于高速运用，在这种运用中，必须为保持模式分配可能的最永劫光。当然，输出缓冲器建立韶光必须显著小于保持韶光。
获取韶光可以利用当代数字采样示波器(DSO)或数字荧光示波器(DPO)直接丈量，这些示波器对大过驱不敏感。
SHA架构
像运算放大器一样，SHA架构有许多种，我们将谈论最常见的几种架构。最大略的SHA构造如图15所示。输入旗子暗记由放大器缓冲，然后施加于开关。输入缓冲器可以是开环或闭环，可以供应或不供应增益。开关可以是CMOS、FET或双极性（利用二极管或晶体管），由开关驱动器电路掌握。保持电容上的旗子暗记由输出放大器缓冲。有时将这种架构称为开环架构，由于开关不在反馈环路之内。把稳，全部旗子暗记电压均施加于开关，因此它必须具有出色的共模特性。
图15：开环SHA架构
图16显示了这种架构的一个实现方案，个中开关利用大略的二极管桥。在跟踪模式下，电流流经二极管桥D1、D2、D3和D4。对付快速压摆的输入旗子暗记，保持电容通过电流I充电和放电。因此，保持电容的最大压摆率即是I/CH。使电桥驱动电流反向会导致电桥反向偏置，从而将电路置于保持模式。利用保持输出旗子暗记自举关闭脉冲可以使共模失落真偏差最小，这对付该电路至关主要。反偏电桥电压即是D5和D6的正向压降加上串联电阻R1和R2上的压降。该电路速率非常快，特殊是如果输入和输出缓冲器为开环跟随器，并且二极管为肖特基二极管。关闭脉冲可以利用高频脉冲变压器或电流开关产生，如图17所示。该电路可以在任何采样速率下利用，由于二极管开关脉冲直接耦合到电桥。自上世纪60年代中期起，这种电路的不同形式就已用于高速PC板、模块式、稠浊和IC SHA。
图16：利用二极管桥开关的开环SHA
图17：开环SHA实现方案
图18所示的SHA电路是经典的闭环设计，已被许多CMOS采样ADC采取。由于开关始终在虚地事情，因此开关上不存在共模旗子暗记。
图18：基于反相积分器的闭环SHA，在求和点切换
开关S2是必需的，用以保持恒定的输入阻抗，防止输入旗子暗记在保持期间耦合到输出端。在跟踪模式下，SHA的通报特性由运算放大器决定，开关不会引入直流偏差，由于开关位于反馈环路之内。利用图19所示的差分开关技能，可以将电荷注入的影响降至最小。
图19：差分开关减少电荷注入
IC ADC的内置SHA电路
CMOS ADC由于低功耗和低本钱而颇受欢迎。利用差分采样保持器的范例CMOS ADC的等效输入电路如图20所示。图中开关显示为跟踪模式，但应把稳，它们以采样频率断开和闭合。16 pF电容代表开关S1和S2的有效电容以及杂散输入电容。CS电容(4 pF)是采样电容，CH电容是保持电容。虽然输入电路完备是差分式，但该ADC构造既可以单端办法驱动，也可以差分办法驱动。然而，利用差分变压器或差分运放驱动一样平常可以得到最佳性能。
图20：范例开关电容CMOS采样保持器的简化输入电路
在跟踪模式下，差分输入电压施加于CS电容。当电路进入保持模式时，采样电容上的电压转移到CH保持电容上，由放大器A缓冲（开关由适当的采样时钟相位掌握）。当SHA返回跟踪模式时，输入源必须将CS上的电压充电或放电到新的输入电压。CS的这种充电和放电动作（求一定韶光内的均匀值，以给定的采样频率fs进行），使输入阻抗呈现为一个有利的阻性元件。然而，如果在采样周期(1/fs)内剖析该动作，输入阻抗将是动态的，必须考虑输入驱动源的一些把稳事变。
输入阻抗的阻性部分可以通过打算CH从输入驱动源获取的均匀电荷而算出。可以看出，如果在开关S1和S2打开之前让CS完备充电至输入电压，那么进入输入真个均匀电流就像是在输入端之间连接了一个即是1/(CSfS)的电阻。由于CS仅为数pF，因此当fS = 10 MSPS时，阻性部分常日大于数kΩ。
图21显示了1995年推出的12位41 MSPS ADC AD9042采取的输入SHA的简化电路（参考文献7）。AD9042采取高速互补双极性工艺(XFCB)制造。电路包括两个独立的并联SHA，构成全差分事情办法，图中仅显示了一半电路。全差分事情办法可以减小低落率引起的偏差，同时还能降落二阶失落真。在跟踪模式下，晶体管Q1和Q2供应单位增益缓冲。当电路被置于保持模式时，Q2的基极电压被拉至负值，直到被二极管D1箝位。片内保持电容CH的标称值为6 pF。Q3与CF一起供应输出电流自举功能，并减小Q2的VBE变革，进而降落三阶旗子暗记失落真。20 MHz时，跟踪模式THD常日为–93 dB。在时域中，12位精度的满量程获取韶光为8 ns。在保持模式下，Q3和A = 1缓冲器的电压自举动作与Q2的低馈通寄生效应一起，使旗子暗记干系的基底变革最小化。12位精度的保持模式建立韶光为5 ns。在50 MSPS时钟速率和20 MHz输入旗子暗记下，保持模式THD为–90 dB。
图21：1995年推出的12位41 MSPS ADC AD9042采取的SHA
图22所示为近年推出的14位105 MSPS ADC AD6645中利用的差分SHA一半电路的事理示意图（参考文献9详细描述了该ADC，包括SHA）。在跟踪模式下，Q1、Q2、Q3和Q4形成一个互补射极跟随器缓冲器，驱动保持电容CH。在保持模式下，Q3和Q4的基极极性反转，箝位在低阻抗，从而关闭Q1、Q2、Q3和Q4，导致输入端旗子暗记与保持电容之间产生双重隔离。如前所述，箝位电压由保持输出电压自举，以便最大程度地减小非线性效应。
跟踪模式线性度紧张取决于CH充电时Q3和Q4的VBE调制。保持模式线性度取决于跟踪模式线性度和跟踪转保持时的非线性偏差，引起该非线性偏差的缘故原由是Q3和Q4的基极电压切换不平衡，以及由此导致的Q3和Q4关闭时通过其基极-射极结注入的电荷不平衡。
图22：2000年推出的14位105 MSPS ADC AD6645采取的SHA
SHA运用
目前来说，SHA的最大运用是驱动ADC。大多数用于旗子暗记处理的当代ADC都是采样ADC，内置针对转换器设计而优化的SHA。采样ADC的直流和互换性能均是完备明确的，只要有可能，就应该取代分立式SHA/ADC组合。仅在极少的情形下，特殊是那些哀求宽动态范围和低失落真的运用，利用分立组合可能是有利的。
图23显示了一个类似的运用，它利用低失落真SHA来降落代码干系DAC毛刺的影响。就在要将新数据锁存至DAC之前，将SHA置于保持模式，从而将DAC开关毛刺与输出隔离。SHA产生的开关瞬变与代码无关，并且以更新频率涌现，因此很随意马虎予以滤除。这种技能在低频时可能有用，可以改进DAC的失落真性能，但对付专门为DDS运用而设计、更新速率为数百MHz的高速低毛刺低失落真DAC，代价则不大。
图23：SHA用作DAC限变器
在同步采样系统中，与每通道利用一个ADC的方案比较，利用多个SHA、一个仿照多路复用器和单个ADC的方案每每更具经济性（图24）。同样，在数据分配系统中，可以利用多个SHA将单个DAC的顺序输出路由到多个通道，如图25所示，但这种做法不太普遍，由于利用多个DAC的方案常日更好。
图24：利用多个SHA和单个ADC的同步采样
图25：利用多个SHA和单个DAC的数据分配系统
SHA的末了一个运用如图26所示：在一个数据采样系统中，多个SHA级联起来以产生仿照延迟。在SHA 1的保持间隔韶光快要结束之前，SHA 2被置于保持模式。因此，总流水线延迟韶光大于采样周期T。这种技能常常用于多级流水线式分级ADC中，以供应连续多级的转换延迟。在流水线式ADC中，50%占空比的采样时钟很普遍，因而可以利用交替的时钟相位来驱动流水线中的各SHA（流水线式ADC详见教程MT-024）。
图26：用于产生仿照流水线延迟的SHA
