文章目录
[+]
知情人士透露，这一新方法的核心是利用510毫米乘515毫米的矩形基板，而不是当前利用的传统圆形晶圆。这种设计可以在每片基板上放置更多的芯片组，从而提高生产效率。矩形基板的有效面积比圆形晶圆大三倍多，边缘剩余的无效区域也更少。
只管这项研究仍处于早期阶段，但如果属实，它将标志着台积电在技能上的主要转变。
此前，台积电认为利用矩形基板过于具有寻衅性。为使这一新方法成功，台积电及其供应商必须投入大量韶光和精力进行研发，同时须要升级或改换浩瀚生产工具和材料。
（图片来自网络侵删）
台积电目前的前辈芯片堆叠和组装技能，如用于生产Nvidia、AMD、Amazon和Google的AI芯片，紧张依赖于12英寸的硅晶圆，这已经是目前可用的最大尺寸。
但随着芯片尺寸的不断增大和对更多内存的集成需求，当前行业标准的12英寸晶圆或在几年内就将不敷以知足尖端芯片的封装需求。
芯片行业的高管们表示，未来封装的尺寸只会越来越大，以便从用于AI数据中央打算的芯片中挤出更多的打算能力。然而，目前仍存在一些技能瓶颈，例如在新形状基板上涂覆光刻胶的难度。推动设备制造商改变设备设计须要像台积电这样财力雄厚的芯片制造商的支持。
Bernstein Research的半导体剖析师Mark Li认为，整体来看，这一技能变革可能须要五到十年的韶光才能实现全面的举动步伐升级，包括对机器臂和自动化材料处理系统的改造。
除了台积电，英特尔和三星也在与供应商互助，探索面板级封装技能。
随着芯片封装和测试做事供应商如力成科技，以及显示器制造商如京东方和台湾的群创光电也投入资源开拓面板级芯片封装技能，半导体行业的创新和多样化进程正在加速推进。
本文来自华尔街见闻，欢迎下载APP查看更多
