Q1
各位同寅，请大家看看以下FCBGA封装分层问题是否碰着过？有无干系的办理办法？材质为fr4,感激！
详细情形如下图片内容所示：
A
如果热应力失落效，也会有这样的裂痕，确认下封装构造有没有可能发生热应力stress的问题，还有可能与bump的构造有关，有些位置不要有空的，做一些dummy bump，bump直径约125um。
Q2
请教各位，裸芯片发卖的，芯片减薄的厚度怎么定。客户没有哀求，到底定200还是300。这个尺寸会影响什么？数字芯片减薄硅材质衬底悬空。
A
影响封装厚度，太薄了有裂的风险，要做抛光，建议250um，封0.75 0.85的都没问题。
Q3
各位大佬，有个问题请教，砷化镓的芯片可以做bumping吗？
A
可以的呢。
Q4
各位大佬，请教个问题：有没有谁知道封装厂做FCBGA封装在FC用的flux,是水洗还是免水洗的，如何检讨/衡量洗濯的有效性？
A
根据我的理解，英特尔，长电都是必须要洗的。至于有效性，不清楚。大概是检讨比拟一下洗和没洗之间FLUX 的含量。
Q5
请教一下，PRECON之后，有没有规定多少韶光内要完成测试的？
A
关于这个FT的window time，实际上JEDEC上没有明确规定Precon或MSL后的测试韶光。但是关于各个单项测试有规定，比如TH或HAST之类和潮气干系的测试48hr（MBB包封后增加到144hr)，其他的96hr（MBB包封后增加到288hr）。建议考虑96hr（MBB包封288hr）。再有每个单项测试中还有一个哀求，便是intermittent测试后回测试腔体是有哀求的。
Q6
MBB是啥意思？
A
Moisture Block Box，防潮盒，常用的是铝箔袋
Q7
请教季丰，如下图的一块小板，360度X线大概须要多永劫光？
A
详细要看希望的分辨率是多少，如果哀求精度很高，建议分区域扫描，一样平常3d x ray最少扫一次都是2hr起，如果只扫描图中赤色区域该当3hr内可以搞定。
Q8
为什么PCT只用于框架类产品？
A
PCT与HAST condition差异是moisture .PCT对substrate类BGA产品很随意马虎有pad corrosion。特殊 read time永劫，而L/F产品相比拟较stronger的多，以上是先前三星事情的履历得出～希望大家一起磋商，关于PCT和HAST，紧张是laminate package上的substrate随意马虎吸潮，这样会带来一些不必要的可靠性fail。还有便是normal的PCT机台，它的设计事理是加热棒直接在水中加热产生蒸汽，测试样品直接在这个环境中测试，这个也会对IC带来一些问题。目前供应商推举是用HAST 设备做PCT。
Q9
BTE是什么测试？
A
bench test engineer
job function紧张是做芯片系统级的PVT（process voltage temperature）的特性剖析，俗称CHAR. CHAR的某地测试，比如电源，ADDA，RF，HSIO…，终极是须要知足客户系统性哀求，在系统上测试比ATE上更能对标客户需求，当然ATE上也能，中间须要corr。有些CHAR如shmoo，则是ATE上有上风。说白了，Bench test 通过焊在对应的板子上，加了适当的输出等外围电路，更加贴近运用或者客户利用环境
Q10
叨教bench test和EVB test有什么差异呢？
A
evb test包含 bench test 和system test
Q11
问一下我现有有一个问题：
我先描述下我们的问题，大略的说便是我们这芯片焊在板上事情的时候，在大电流事情的时候，性能会轻微变差，但是如果我用热风焊枪去吹一下子的话，芯片的性能会变好，后面就一贯好了，热风枪去掉后也是好的。芯片发生了时变，且是往希望的性能好的方面变革的，该当不是芯片老化的问题。
怎么才能把芯片吹好，我们也是摸索了一段韶光，首先所有的芯片险些都是一开始不好的，功能都是好的，便是性能，吹了之后一样平常都有性能变革，但是有的是变革到设计预期，有的只是有提高，没有完备达到设计预期。
以是想听听你们的见地，这种征象做什么比较得当，我们紧张目的是debug，找到这个问题的缘故原由。
A
1，IC产品受水气的影响。
2，也有可能芯片内部有Delamination。
3，建议取下来同样条件用socket复测试下，须要先打消SMT工艺不良的情形
Q12
请教大家，图示M2的溢出损伤（黄色椭圆框）可能是什么缘故原由造成的。
A
这个是我20年前开拓0.18时候碰着过，便是介质层crack，Al的沿着裂痕成长的whisker或者hillock，whatever。缘故原由是电流大了，导致介质层膨胀，征象便是某个anode protrusion， cathod voiding。这个长须的地方该当是靠近正电极，看到熔融的地方是靠近负电极。问题是一样平常电流大了，局部融化该当是上面介质crack。下面crack就不太好理解，不知道这个介质是什么材料，而且是下面crack。下年crack一样平常就不是由于电流crowding引起的熔融。要理解一下你目前的场景和测试/运用条件。
Q13
各位大佬，有人知道哪家可以做砷化镓芯片的bumping制程？
A
GaAs fab可以做。
Q14
请教诸位个问题啊，AEC-q100的htol中，有这么一句话：For devices containing NVM, endurance preconditioning must be performed before HTOL per Q100-005.这个意思是说在 htol测试之前，须要前辈行高温的NVCE吗？
A
我认为指的是，先要验证这个模块是知足HTOL哀求的，然后才能验证全体系统的HTOL。要不然从模块上都不知足哀求，系统上直接验证是不合理的
Q15
咨询个问题，Rdson偏大，一样平常是什么问题导致的？
A
烧伤，如果是偏大一点，也和封装有关，比如bump球打仗，健合位置。
半导体工程师
半导体履历分享，半导体成果互换，半导体信息发布。半导体行业动态，半导体从业者职业方案，芯片工程师发展进程。
