数码爱好者朋友每每都对芯片设计和制造非常感兴趣，但是提起这方面的厂商，很多朋友耳熟能详的只有ARM、ASML、英特尔、格罗方德、联芯、中芯国际、三星和台积电等等，事实上该领域的重量级玩家远不止这些，还包括IMEC。
IMEC英文全称是“Interuniversity Microelectronics Centre”，中文名称是“微电子研究中央”，成立于1984年，是一家位于欧洲的公司，同时也是一家威信的半导体研究机构。其详细的研究方向和业务紧张集中在微电子、纳米技能、信息通讯系统技能（ICT）、芯片制程技能、元件整合、纳米技能、微系统和元件及封装等方面。
对芯片制造家当来说，标准化非常主要，在光刻机正式交付给芯片制造商之前，每每须要近十年韶光的研发，而在该研发阶段IMEC扮演着重要的角色，之前该机构曾与荷兰ASML公司进行互助，帮助后者开拓EUV技能，作出了主要的贡献。简而言之，IMEC不直接大规模生产芯片，从事的是比较底层、根本的研发事情。
近日，该机构在比利时安特卫普举办的未来峰会上分享了其亚“1nm”芯片和晶体管发展路线图，向"大众年夜众先容了从现在到2036年，该公司将与台积电、英特尔、三星和 ASML 等行业巨子互助，联合研发的下几个紧张芯片工艺节点和晶体管架构的韶光表，非常具有参考代价。
IMEC公布的路线图展示的重点内容包括打破性的晶体管设计、从3纳米标准 FinFET 晶体管到2nm和A7工艺的新GAA纳米片（nanosheet）和叉片（forksheet）式设计，然后是A5和A2的CFET和基于原子通道的打破性设计。
请把稳：10埃米即是1纳米，本文图片中的字母“A”代表埃米，图中的“A14” 指的是1.4纳米，“A7”相称于7埃米，“A5”和“A2”以此类推。
连续提升芯片制造的第一步是启用下一代的制造工具，目前的第4代EUV光刻机的孔径为0.33，对此芯片制造商将不得不该用多重图形技能（每层须要进行超过一次以上的曝光）来制造 2nm 芯片。
为此，晶圆必须对单层“印刷”多次，当然利用这种制造方法涌现毛病、残次品的可能性就会更高，难度和本钱也将会更高，会导致产量降落，芯片生产周期韶光延长等多方面的负面影响。
而下一代的High-NA型第5代EUV光刻机的孔径为0.55，精度更高，可在单次曝光中创建更小的构造，可以减少须要曝光的次数，从而可以降落芯片设计的繁芜性，并提高产量，缩减生产周期韶光，节省本钱，具有重大的上风。
IMEC和ASML估量这些制造工具将在2026年旁边实现大规模量产，首台High-NA型第5代EUV光刻机估量将由ASML在2023年上半年制造完成，代价约为 4 亿美元。
但是，制造完成并不代表可以立即交付给芯片制造商，仍旧须要连续测试完善，估量英特尔将成为第一家得到High-NA型第五代EUV Twinscan EXE:5200光刻机的芯片制造公司，要等到2025年旁边才可得到正式交付。
其余，IMEC估量Gate All Around (GAA)/纳米片晶体管技能也将于2024岁首年月次亮相，可运用于2纳米节点，取代当前的 FinFET技能，芯片的晶体管的密度可以进一步增强，性能方面也会得到一定的改进。
只管目前芯片制造面临各种难题，设计周期越来越长，本钱和难度越来越高，但是IMEC仍旧坚信摩尔定律将连续有效。
未来综合利用各种技能，芯片制造仍可持续稳健提升，IMEC的态度非常乐不雅观，估量芯片将在2030年旁边进入 A7 节点亚 1nm 时期，也便是将进入埃米时期。
