制造碳纳米管场效应晶体管（Carbon Nanotube Field-Effect Transistors，CNFET）已成为下一代打算机的紧张目标。研究表明，CNFET 具有硅 10 倍旁边的能源效率和更快的运行速率。虽然人们普遍认为，与传统的硅材料比较，碳纳米管晶体管是一种更快、更环保的替代品。但其在大规模生产时每每会产生许多影响性能的毛病，使它仍有些分开实际。
麻省理工学院（MIT）的研究职员经由多年的潜心专研，用碳纳米管晶体牵制造出一种当代微处理器。并且，他们采取了与传统硅芯片的制造工艺相同的生产方法，这给下一代打算机的发展带来了关键性打破，也是碳纳米管微处理器迈向更实用化的主要一步。值得把稳的是，研究职员估量这种完备由碳纳米牵制成的芯片，可能在五年内得以上市。
图 | 16 位碳纳米管微处理器（来源：Gage Hills，MIT）
这款碳纳米管微处理器的论文，揭橥在本日出版的 Nature 杂志上。论文中描述了 MIT 的研究职员如何利用传统的硅芯片铸造厂工艺发明了新技能，可以极大地限定碳纳米管在生产过程中产生毛病，并实现了 CNFET 在制造过程中的全功能掌握；同时展示了一款具有超过 14,000 个 CNFET 的 16 位微处理器，它可以实行与商用微处理器相同的任务。杂志还供应了 70 多页的详细制造方法。
该 16 位微处理器基于 RISC-V 开源芯片架构，并具有一组微处理器可以实行的指令。研究职员的微处理器能够准确地实行整套指令，同时还实行了经典的“ Hello, World！
”程序，对外说出：“你好，天下！
我是由碳纳米牵制成的 RV16X-NANO。”
”这是迄今为止由新兴纳米技能制成的最前辈的芯片，有望实现高性能和节能打算，”论文合著者 Max M. Shulaker 说，他也是电气工程和打算机科学（EECS）学院的助理教授和微系统技能实验室的成员。
“硅是有限定的。如果我们想在打算领域连续取得进展，碳纳米管是最有希望战胜这些限定的方法之一。这篇论文彻底改变了我们用碳纳米牵制造芯片的办法。” Shulaker 说。
图 | 打呼唤并自我介绍（来源：Gage Hills，MIT）
搬开 CNFET 的“绊脚石”这款新的 16 位微处理器是 Shulaker 和其他研究职员在 6 年前设计的上一个版本根本上开拓的，当时的版本只有 178 个 CNFET，并且只在一个数据 bit 上运行。从那时起，Shulaker 和麻省理工学院的同事们就开始动手办理生产碳纳米管微处理器的 3 个最大寻衅：材料毛病、制造毛病和功能问题。Gage Hills 卖力大部分的微处理器设计事情，而 Christian Lau 则卖力大部分的制造事情。
多年以来，碳纳米管固有的毛病一贯是该研究领域的“绊脚石”。Shulaker 说：“空想情形下，CNFET 须要半导体特性来掌握其导电性，与 0 和 1 相对应（即开关功能）。但不可避免的是，一小部分碳纳米管将是金属性的，这将减缓或阻挡晶体管的开关。为了避免这些问题，一个前辈的电路可能须要纯度在 99.999999% 旁边的碳纳米管，而这在本日险些是不可能生产出来的。”
因此，研究职员提出了一种名为 DREAM （designing resiliency against metallic CNTs，设计抗金属性的碳纳米管）的技能，这个方法可以让碳纳米管的金属性不会滋扰到打算。在此过程中，他们将严格的纯度哀求降落了约 4 个数量级，即缩小了 10,000 倍，这意味着他们只须要纯度达到 99.99% 旁边的碳纳米管，而这是目前可以制备出来的。
设计电路常日须要一个由连接到晶体管上的不同逻辑门组成的库，这些逻辑门可以组合在一起，就像字母组合在一起拼出单词一样来创建加法器和乘法器。研究职员创造，金属性的碳纳米管对这些门的不同组合的影响是不同的。例如，A 门中的一个金属性碳纳米管可能会毁坏 A 和 B 之间的连接，但 B 门中的几个金属性碳纳米管可能不会影响 A 和 B 之间的任何连接。
在芯片设计中，有许多方法在电路上实当代码。研究职员进行了仿照，以探索若何使所有不同门的组合都是稳定可靠的，且对付所有金属性的碳纳米管都是相反的。然后，他们定制了一个芯片设计程序，自动地探求最不受金属性碳纳米管影响的组合。在设计新芯片时，程序只利用稳定可靠的（鲁棒）组合，同时忽略了那些不稳定的组合办法。
图 | 一个完全的制造 RV16X-NANO 模具的显微镜图片（Gage Hills，MIT）
Shulaker 说：“‘DREAM（梦想）’这个双关语非常故意义，由于它确实是人们梦想的办理方案。这个方法可以让我们直接购买现成的碳纳米管，再把它们放到晶圆片上，就和平常一样去构建我们的电路，而不须要做任何分外的事情。”
找到制造工艺上诀窍CNFET 制造的第一步，便是将碳纳米管在溶液中沉积到具有预先设计好晶体管构造的晶圆上。然而，在这个过程中一些碳纳米管会不可避免地随机粘在一起，形成像意大利面串成小球一样的大束，这样就在芯片上形成了大颗粒污染物。
为了打消污染物，研究职员发明了 RINSE 技能（removal of incubated nanotubes through selective exfoliation，通过选择性去角质的办法去除培养中的纳米管）。他们用一种促进碳纳米管粘合的试剂对晶圆片进行预处理。然后，在晶圆表面涂上某种聚合物，并浸入一种分外的溶剂中。这样可以将聚合物冲走，而且聚合物只能带走大的碳束，单个碳纳米管仍会粘附在晶片上。与其他类似的方法比较，该技能可使芯片上的颗粒密度降落约 250 倍。
末了，研究职员办理了 CNFET 常见的功能问题。二进制打算须要两种类型的晶体管：N 型晶体管——用 1 bit 打开，用 0 bit 关闭，而 P 型晶体管则相反。长久以来，用碳纳米牵制造这两种类型的晶体管是一项寻衅，由于常日会产生性能各不相同的晶体管。为理解决该问题，研究职员开拓出一种叫MIXED（metal interface engineering crossed with electrostatic doping，金属界面工程与静电掺杂交叉）的技能，它能精确地调度晶体管的功能和进行优化。
在这项技能中，他们把某些金属（铂或钛）附着在每个晶体管上，这样就可以将晶体管固定为 P 型或者 N 型。然后，他们通过原子层沉积将 CNFET 覆盖到一种氧化的化合物上，从而使他们能够调度晶体管的特性，以知足针对不同运用程序而产生的特定哀求。例如，做事器常日须要运行速率快、耗电多的晶体管；可穿着设备和医疗植入物可能须要运行较慢、功率较低的晶体管。
图 | Max M. Shulaker（来源：MIT 官网）
麻省理工学院的研究团队表示，他们的紧张目标是将该芯片推向现实天下。为实现该目的，研究职员现在已经动手将他们的制造技能运用到一家硅芯片铸造厂里。虽然现在还没有人能断言，完备由碳纳米牵制成的芯片在何时会上市。但 Shulaker 说：“这可能在五年内得以实现。由于目前的问题已经不再是假设，而是何时。”
